FPGA: la suite
- Titre: FPGA: La suite
- Par: lekernel
- Date: Samedi 28 mars de 9h à 15h30
- Lieu: /tmp/lab
Introduction à Verilog
Contents
Workshop FPGA
Voici les différents points qui seront abordés:
- Utilisation des outils en ligne de commande
- Introduction à Verilog
- Hands-on: à peu près les memes + petit synthétiseur audio en utilisant les boutons
S'il reste du temps :
- Simulation
- Survol de VHDL
Les fichiers sont dispo ici : http://lekernel.net/presentations/FPGA_Workshops/
Connaissances nécessaires
Avoir suivi le workshop précédent: Workshop_Introduction_aux_FPGA
Inscrits/Attendees
- Le Mono: lekernel
Cf: http://www.dispoo.com/ViewPoll.aspx?IDPOLL=d0979de8-55e4-461d-b2fb-1025660ee383
NB. Les votes sont terminés, mais vous pouvez toujours vous inscrire pour le samedi.
Recommandé
- Pareil que pour le workshop précédent
- En plus: Icarus Verilog, GPL CVer, GHDL, GTKWave
- on a moins de temps que la dernière fois donc faites correctement vos devoirs bande de cancres
How To: Ces outils sont généralement disponibles via votre gestionnaire de paquetages préféré et il y a aussi des portages via Cygwin pour ceux qui aiment les OS propriétaires. Sous Debian et dérivés :
apt-get install verilog gplcver ghdl gtkwave
Icarus sous Win: http://bleyer.org/icarus/
Equipement
Dispo :
- Une carte ML401 (http://www.xilinx.com/products/devkits/HW-V4-ML401-UNI-G.htm) pour les démonstrations
- Un Spartan 3E Sample Pack (http://www.xilinx.com/products/boards/s3esamplepack/files/S3Euserguide.pdf)
- Un câble JTAG
- Ramenez vos kits Spartan 3A
Wanted :
- Vidéoprojecteur.
-
Tableau + feutres/craies. - Petits haut-parleurs (HP seuls) ou prises Jack pour casques (femelles), et résistances 220 Ohm non CMS.
- Barrettes HE10 femelles pour pouvoir se brancher proprement sur le connecteur à gauche de http://blog.nirosoftware.com/wpblog/wp-content/uploads/2008/11/avnet_xilinxspartan_3a.jpg.
Support
Compilation
- cver <--- used by Lekernel
- iverilog (icarus verilog)
Simulation
Visualisation des VCD (VCD viewers):
- GTK Wave
- Dinotrace
wire vs reg
- assign : utilise toujours des wires
- always : utilise toujours des regs (pour Xreg = ...)